微博
加入微博一起分享新鲜事
登录
|
注册
140
HDEval: Benchmarking LLMs that Generate Verilog/Chisel Modules From Natural Language https://ucsc-ospo.github.io/report/osre24/ucsc/livehd/20240611-ashwinbardhwaj/
请登录并选择要私信的好友
300
HDEval: Benchmarking LLMs that Generate Verilog/Chisel Modules From Natural Language https://ucsc-ospo.github.io/report/osre24/ucsc/livehd/20240611-ashwinbardhwaj/
赞一下这个内容
公开
分享
获取分享按钮
正在发布微博，请稍候